Pengertian Verilog

Verilog adalah sebuah bahasa yang termasuk Hardware Description Language (HDL), dimana bahasa yang digunakan untuk menggambarkan sistem digital pada suatu perangkat keras. verilog seperti bahasa deskiripsi perangakt keras lainnya, memungkinkan desiner uintuk merancang sebuah desain dalam 2 metodelogi, yaitu bottom-up dan top-down.

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Change )

Twitter picture

You are commenting using your Twitter account. Log Out / Change )

Facebook photo

You are commenting using your Facebook account. Log Out / Change )

Google+ photo

You are commenting using your Google+ account. Log Out / Change )

Connecting to %s